El ingeniero Drew Huang ha revelado los detalles arquitectónicos del coprocesador BIO dentro del sistema de chip Baochip-1x. Esta publicación técnica surge de su blog personal y describe la evolución reciente de esta tecnología de entrada y salida. El objetivo principal es ofrecer una alternativa eficiente a las soluciones propietarias actuales del mercado global.
Huang estudió previamente el sistema PIO de Raspberry Pi como referencia principal para su diseño inicial. Analizó el código de Lawrie Griffith y realizó pruebas de regresión exhaustivas en un entorno FPGA antes de proceder. Sin embargo, descubrió que la implementación consumía recursos excesivos para ser viable en procesos de silicio modernos.
En una configuración específica de FPGA Xilinx, el núcleo PIO ocupaba más de la mitad del espacio lógico disponible. Esto superaba incluso el consumo del núcleo central de procesamiento RISC-V incluido en el mismo dispositivo físico. La ruta crítica del diseño resultó ser significativamente más lenta que la de un procesador estándar independiente.
El autor señala que la complejidad de las instrucciones individuales crea cuellos de botella en el enrutamiento de señales internas. Se requiere hardware especializado para manejar desplazamientos de datos y gestión de colas en un solo ciclo de reloj. Esta flexibilidad arquitectónica resulta costosa en términos de espacio de circuito integrado y energía eléctrica.
Además de los problemas de eficiencia, existen preocupaciones sobre la propiedad intelectual que rodea al núcleo PIO original. La fundación Raspberry Pi no parece haber aprobado las reimplantaciones de código abierto de este bloque de hardware. Huang decidió buscar un enfoque completamente diferente para evitar riesgos legales y técnicos en el futuro próximo.
La solución propuesta es una versión de RISC-V 32 bits modificada que utiliza un núcleo PicoRV32 configurado específicamente. Este enfoque permite aprovechar el ecosistema de herramientas de software existentes sin la sobrecarga de hardware innecesaria. El sistema utiliza una arquitectura basada en colas de registro para gestionar la comunicación de datos.
Huang implementó una técnica de su tesis de doctorado llamada ADAM para mejorar la semántica de bloqueo del sistema. Los registros mapean colas que detienen la ejecución de la CPU cuando es necesario para la sincronización precisa. Esto proporciona determinismo sin la necesidad de máquinas de estado dedicadas en silicio para operaciones simples.
El diseño final expone cuatro núcleos de procesamiento capaces de ejecutar el conjunto de instrucciones RV32E nativo. Los registros adicionales permiten el acceso a colas de entrada y salida con semántica de bloqueo arquitectural avanzada. El resultado es un sistema más limpio y predecible para las tareas de entrada y salida complejas.
Los tableros de evaluación del Baochip-1x están disponibles actualmente a través de la plataforma Crowd Supply para desarrolladores. Los ingenieros pueden acceder al repositorio de código fuente para estudiar la implementación del núcleo en detalle. La documentación técnica detalla tres ejemplos de programación en ensamblador y lenguaje C para usuarios.
Este avance podría influir en cómo se diseñan los sistemas embebidos de código abierto en los próximos años de desarrollo. La eliminación de bloqueadores patentados facilita la adopción global de esta tecnología de bajo costo. El mercado observará si esta arquitectura gana tracción frente a las soluciones establecidas en la industria.
