verilog

VHDL mantiene determinismo con su algoritmo de ciclos delta frente a Verilog